1500py470 (1500py470) wrote,
1500py470
1500py470

Мегачипы-2, эпизод 3 :) часть 2 МССР

В конце 80х мне очень не хватало 1543 серии в работе, хотелось урвать где нить их штук -дцать и побольше, побольше :)
Многие не понимают какое в 1543ей счастье вобще и для чего она нужна. Возможно это от того, что не читали журнал "Электроника" :(
Эта серия как мне кажется без аналогов по той причине, что за рубежом эти МССР решения использовались с 1979 года в ИБМ систем 38 внутри БМК и далее в 80х только внутри БМК и рассыпуха была никому не нужна, а у нас доступ для большинства разработчиков к заказу внутри БМК своих заказных схем был не доступен и кто знал делал МССР на рассыпухе.

УДК: 681.326.74
Выходные данные: Журнал "Электроника" том 52, No.06 (558), 1979г - пер. с англ. М.: Мир, 1979, стр.35
Electronics Vol.52 No.6 March 15, 1979 A. McGraw-Hill Publication
N.Berglund. Level-Sensitive Scan Design tests chips, boards, systems, pp. 108—110.
Раздел: МЕТОДЫ, СХЕМЫ, АППАРАТУРА

Проверка кристаллов, плат и системы в целом методом сквозного сдвигового регистра

Берглунд (N.Berglund)
Отделение General Systems фирмы IBM (Рочестер, шт.Миннесота)
N.Berglund. Level-Sensitive Scan Design tests chips, boards, systems, pp. 108—110.
Описан метод проверки схем с ограниченным числом внешних выводов, основанный на дублировании элементов памяти схемы и объединении этих элементов в один сдвиговый регистр.

Чем большее число функций заложено в систему, тем настоятельнее необходимость их проверки. А центральный процессор «Системы 38» представляет собой действительно «плотно упакованную» структуру: более 20 тыс. вентилей, расположенных на 29 микросхемных кристаллах, плюс пять матриц памяти — все это расположено на одной плате размером 254*380 мм. В результате он был разработан не только с учетом экономичности производства, но и с учетом возможности проверки, начиная с уровня отдельного кристалла.
Основным препятствием для проверки БИС является недоступность сигналов во внутренних точках схемы. Когда необходимо изолировать место неисправности во время начальной отладки макетного образца, во время производственных испытаний и позже на месте эксплуатации это препятствие надо каким-то образом обходить. Раньше для проверки кристаллов использовались способы, когда с помощью сложных последовательных битовых посылок пытались заставить внутренние схемы совершить все их переходы и вывести результаты на выходные выводы ИС для анализа. Но в случае современных кристаллов подобный процесс занимает много времени и неэффективно использует выработанную компьютером тест-информацию.

Elc1979n06_021

Рис.1.

Ограничения на тип элементов памяти. При использовании для проверки метода сквозного сдвигового регистра в качестве элементов памяти в системе могут использоваться только ячейки ЗУПВ и элементарные сдвиговые элементы памяти, состоящие из пары стробируемых уровнем триггеров. Триггер L1 служит как для проверки, так и для работы в качестве элемента памяти системы. Триггер L2 в основном нужен для проверки.
В «Системе 38» применен метод проверки, названный методом сквозного сдвигового регистра (Level-Sensitive Scan Design). Этот метод применим для решения задач проверки и гене-радии тест-информации на всех уровнях организации схем — т.е. для кристаллов, плат и систем. Использование метода сквозного сдвигового регистра (МССДР) позволяет полностью проверять каждую БИС на правильность уровней логических сигналов с помощью подготовленной на ЭВМ тестовой информации. Расширение этой методики на испытание плат обеспечивает возможность самопроверки системы или служит средством помощи обслуживающему персоналу в диагностике неисправностей.
МССДР-подход требует, чтобы все элементы памяти в системе за исключением ячеек оперативной памяти, были строго определенного типа, а именно двухразрядным сдвиговым регистром на двух стробируемых уровнем триггерах-фиксаторах. Этот элементарный сдвиговый элемент памяти (ЭСЭП) практически представляет собой два связанных триггера, работающих на запоминание уровня входного сигнала (триггер типа D), образующих один каскад сдвигового регистра, рис.1. Второй триггер пары, L2, нужен только для того, чтобы облегчить проверку БИС, однако можно найти ему и другие применения. Первый триггер, L1 предназначен как для работы в системе, так и для проверки.
Триггер L2 имеет единственный информационный вход, постоянно подключенный к выходу триггера L1 этой же пары, а также один тактовый вход В, служащий для переписи содержимого L1 в L2. Информация в триггер L1 может быть записана с двух разных направлений по двум различным тактовым импульсам. Этот триггер имеет два выхода, что отражает его двойную роль — как элемента проверочной системы и как элемента памяти основной системы. Его проверочный информационный вход, называемый входом тест-информации (ВТИ), подключают к выходу триггера L2 какого-либо другого ЭСЭП, а по соотвестствующему тактовому входу А подают импульс, загружающий его информацией от предшествующей ступени. Второй информационный вход триггера L1 управляется от одной из фаз сигнала системной синхронизации.

Elc1979n06_022


Рис.2. В одной связке. Соединенные в цепочку элементарные сдвиговые элементы памяти образуют один большой сдвиговый регистр, пронизывающий все схемы кристалла. В результате для проверки кристалла необходимы всего четыре дополнительных вывода корпуса: вход для вводимой информации, выводы фаз А и В синхронизации и выход выводимой из кристалла информации.

Чтобы объединить все ЭСЭП на кристалле в единый сдвиговый регистр большой длины, выход триггера L2 первого каскада соединяют со входом ВТИ триггера L1 следующего каскада, и так далее до последнего ЭСЭП (рис.2). Вход ВТИ первого каскада соединен с выводом микросхемы, который обозначен «ВТИ», а выход триггера L2 последнего каскада — с выводом микросхемы, названным выходом последовательной информации (ВПИ). Тактовые входы А и В каждого ЭСЭП подключены соответственно к двум выводам синхронизации микросхемы, обозначенным «А» и «В».
Таким образом, разработчик «проигрывает» четыре вывода корпуса и оборудование, необходимое для организации триггеров L2 и соответствующих усилителей синхронизации, но при этом объединенные в сдвиговый регистр ЭСЭП никоим образом не препятствуют выполнению кристаллом его основных функций. При проверке эти четыре вывода и триггеры L2 вступают в игру и позволяют испытательной системе устанавливать и считывать состояние любого триггера на кристалле простым сдвигом информации.

Проверка, проверка...

Для проверки кристалла на вход ВТИ микросхемы подают тест-посылку — последовательную цепочку двоичных данных. Импульсы по входам А и В сдвигают эту двоичную последовательность вглубь кристалла. Таким образом, все каскады сдвигового регистра устранавливаются в начальное состояние. После этого на входные выводы микросхемы подают испытательные воздействия, результатом действия которых является изменение состояний внутренних логических схем. Некоторые комбинационные схемы включены между входами кристалла и информационными входами элементов памяти ЭСЭП, остальные схемы включены между выходами триггеров L1 этих элементов памяти и выходами микросхемы. В последнем случае, наблюдая сигналы на выходных выводах микросхемы, можно убедиться в правильности функционирования соответствующих логических схем. Однако для проверки схем, подключенных ко входам элементов памяти, выходные сигналы этих схем следует записать в соответствующие элементы памяти ЭСЭП путем подачи импульсов системной синхронизации C1 и C2. Далее еще раз подаются импульсы на входы сдвига А и В и анализируется информация, появляющаяся на выходе ВПИ.
Последовательная выходная информация представляет собой, таким образом, состояние элементов памяти ЭСЭП после воздействия на кристалл импульсов системной синхронизации или, другими словами, состояние комбинационных схем перед подачей этих импульсов. Получаемую информацию сравнивают с ожидаемыми значениями состояний ЭСЭП, полученными на компьютерной модели. Таким образом, логические схемы кристалла оказываются доступными для проверки, обнаруживающей 98—100% отказов по неправильным уровням сигналов, путем подачи программно выработанной тест-информации.
Для проверки всех каскадов счетчиков, сдвиговых регистров и других логических схем, «запрятанных» внутри кристалла, не нужны сложные последовательности сигналов системной синхронизации. Вместо этого, например, по методике МССДР используются последовательности, проверяющие все его каскады без пошагового прохода всех его состояний. Каждая фаза системной синхронизации для одного входного тест-кода активируется только один раз, и этого практически достаточно, чтобы проверить не только комбинационные схемы, связанные со входами ЭСЭП, но также и сами элементы ЭСЭП и усилители синхронизации для них.
Но какова будет стоимость подобной системы? При первоначальном рассмотрении МССДР-система обладает, как кажется, значительной избыточностью в части неиспользуемых схем. Триггер L2, дополнительные усилители синхронизации, дополнительный вход для триггера L1 фактически «изымаются» у разработчика, поскольку он не может свободно распоряжаться ими для реализации функций процессора. Стоимость этих схем может достигать 20% стоимости доступных для использования схем.
Но на самом деле дополнительные схемы могут быть не только обузой при нормальной работе. Их тоже можно применить для выполнения процессорных функций и с некоторыми другими целями, несмотря на то, что они уже задействованы в системе МССДР. На уровне кристалла триггер L2, например, может быть использован для построения «рабочих» сдвиговых регистров, счетчиков и регистров управления. Этого достигают, подавая на вход триггера L2 сигнал системной синхронизации вместе с сигналом сдвига В через вентиль ИЛИ. (Поскольку входы сдвига А и В используют только при проверке кристалла, никаких взаимных помех тактовых сигналов быть не может в случае, когда L2 выполняет дополнительно «рабочие» функции.) Когда триггеры L1 и L2 работают от разных фаз организованных таким образом сигналов синхронизации, эти триггеры работают как запоминающий элемент типа «основной — вспомогательный», на котором можно реализовывать такие функции, которые выполняет более распространенный элемент — JK-триггер, например. Кроме того, триггеры L2 процессорного регистра служат как бы буферным регистром, обеспечивающим двойную буферизацию, которую можно использовать для реализаций таких функций, как, например, повторы неудачных операций или просто для хранения информации.

«За» и «против» двухфазной синхронизации

Принято считать, что двухфазная системная синхронизация имеет недостатки при использовании в счетчиках, сдвиговых регистрах и других подобных схемах, поскольку для перевода их на один шаг в этом случае необходимы два импульса. С другой стороны, она может давать преимущества в операциях с временным перекрытием, которые часто используются в быстродействующих процессорах. Например, для увеличения скорости в них часто следующая команда инициируется до завершения предыдущей. Элементы памяти ЭСЭП особенно хорошо подходят для такого режима работы, поскольку в L2 может храниться информация, необходимая для текущего цикла выполнения команды, в то время как в L1 производится загрузка информации для начала следующего цикла.
Для проверки всего процессора в целом принцип МССДР используют применительно к плате (рис.3). Когда ВПИ одного кристалла соединен с ВТИ следующего за ним, все кристаллы платы образуют один сдвиговый регистр большой длины. На практике, однако, кристаллы, объединяемые в сдвиговые регистры, разбивают на группы, образующие несколько сдвиговых регистров меньшей длины, загрузку которых производят параллельно, чтобы сократить время проверки.
Последовательные тест-коды для всей платы генерируют таким же образом при помощи ЭВМ, как и в случае отдельных кристаллов. Плату вставляют в испытательный разъем, загружают тест-коды в ЭСЭП каждого кристалла, подают входные испытательные воздействия на входные выводы платы и активируют системную синхронизацию. Далее проверяют сигналы на выходных выводах платы, сдвигом выводят состояния внутренних ЭСЭП на внешние выводы и производят сравнение обоих наборов данных с ожидаемыми их значениями. Важным фактором является то, что для проверки на уровне плат не требуется практически никакого дополнительного испытательного оборудования, поскольку схемы МССДР на каждом кристалле достаточны для выполнения этой задачи.

Elc1979n06_023


Рис.3. Самопроверка. Подключая выход сквозного сдвигового регистра одной логической ИС ко входу регистра другой ИС, можно получить сквозной сдвиговый регистр, пронизывающий все ИС платы. Подключенные к адаптеру управления системой вход и выход обобщенного сдвигового регистра позволяют ЭВМ проверять состояния всех элементов памяти системы и сравнивать их с эталонными значениями, хранимыми в системной памяти.

Вдали от завода-изготовителя

После установки платы процессора в систему та же МССДР-методика применяется на месте эксплуатации у заказчика. Система проверяет себя по этой методике всякий раз при включении питания, либо эта методика помогает обслуживающему персоналу в диагностике неисправностей. Но вдали от завода-изготовителя задача проверки становится, однако, более сложной, поскольку плата теперь установлена в процессоре, а не в разъеме испытательного оборудования. При этом выводы платы связаны с каналами ВВ, устройствами памяти и т.п., в результате чего сигналы на них непосредственно не поддаются наблюдению. Но состояния элементов памяти ЭСЭП процессора по-прежнему остаются управляемыми, и, поскольку они связаны с 90—95% логических схем, можно проводить эффективные проверки системы.
Традиционно процессоры проверяют на месте эксплуатации с помощью диагностических программ. Методика МССДР позволяет путем использования последовательных тест-кодов создавать необходимые для проверки конкретных отказов условия значительно легче, чем при помощи диагностических программ, возможности которых ограничены основным набором команд машины. Эти тест-коды, однако, проверяют только правильность уровней сигналов при работе машины, поэтому, чтобы окончательно убедиться в работоспособности системы, их необходимо совместить с проверкой диагностическими программами для выявления отказов, зависящих от времени или временных параметров сигналов.
Для реализации принципа МССДР на уровне системы вход ВТИ, выход ВПИ, линии тактовых сигналов А и В платы соединяют с адаптером управления системой (АУС). Этот адаптер, содержащий собственный микропроцессор, выполняет несколько заданий, связанных с обслуживанием системы. Например, он может вводить последовательную информацию по входу ВТИ и считывать ее с выхода ВПИ, подавая тактовые импульсы на входы А и В платы с целью сдвига информации в ее сдвиговых регистрах. Тем самым АУС проверяет состояние и обнаруживает отказы почти каждого триггера хранения информации на плате.
Некоторое количество дополнительного оборудования в виде схем сопряжения на плате процессора позволяет АУС разрывать цепи системной синхронизации C1 и С2 и подавать по ним свои импульсы для целей проверки. С помощью этих схем АУС считывает также последовательные тест-коды из системного файла, загружает их в триггеры платы, посылает импульсы по линиям системной синхронизации, считывает состояния триггеров платы, сравнивает результаты с ожидаемыми значениями, которые для этого также выбирает из упомянутого файла.
Поскольку сдвиговые регистры, используемые в рассматриваемом случае, дают возможность менять или индицировать содержимое каждого элемента памяти в процессоре, их также легко приспособить к процедурам управления с ручного пульта системы. Обычно для помощи в поиске неисправностей в работе оборудования или программ вычислительные системы содержат специальные пульты для индикации и изменения содержимого регистров, памяти и ответственных триггеров в схемах управления. «Система 38» в этом отношении не является исключением.
АУС использует расположенные на плате процессора вспомогательные схемы сопряжения, чтобы перевести процессор в состояние контролируемого останова, когда производится проверь ка элементов ЭСЭП, и автоматически запускает процессор по окончании проверки. Кроме этого АУС, выводя последовательную информацию из сдвиговых регистров, приводит ее в формат, удобный для воспроизведения на экране ЭЛТ-дисплея. Если отображенная информация будет изменена обслуживающим инженером, то АУС считает измененное значение и запишет его в триггеры процессора также методом «проталкивания». Такой способ не требует обычно применяемых для индикации и смены содержимого специальных дополнительных схем, а кроме того, позволяет изменять и индицировать состояние каждого триггера системы.
Применительно к своей «Системе 38» фирма IBM нашла принцип МССДР эффективно отвечающим требованиям конструирования, предъявляемым в случае использования БИС. Принцип МССДР, разработанный впервые для решения задач проверки отдельных кристаллов БИС,. оказался жизнеспособным и для реализации интегрированной проверочной методики, включающей все уровни — от микросхемного до системного.
Tags: БМК, МССР, СБИС БИС ИС
  • Post a new comment

    Error

    default userpic

    Your reply will be screened

    Your IP address will be recorded 

  • 2 comments